A blind calibration scheme for switched-capacitor pipeline analog-to-digital converters.

dc.contributor.advisorAbusleme Hoffman, Ángel Christian
dc.contributor.authorBozzo Jiménez, Juan Andrés
dc.contributor.otherPontificia Universidad Católica de Chile. Escuela de Ingeniería
dc.date.accessioned2020-03-30T16:39:42Z
dc.date.available2020-03-30T16:39:42Z
dc.date.issued2020
dc.descriptionTesis (Master of Science in Engineering)--Pontificia Universidad Católica de Chile, 2020
dc.description.abstractEste trabajo presenta un nuevo esquema de calibración para conversores de datos análogoa- digital (ADC). La calibración en foreground está diseñada para auto-calibrar un ADC pipeline de capacitores conmutados. La calibración estima los parámetros eléctricos del ADC; los capacitores de las etapas pipeline, referencias de voltaje y pérdida de carga debido a ganancia finita de los amplificadores. La estimación es usada para compensar digitalmente errores en la conversión durante la operación normal del ADC. Para realizar la estimación de parámetros, el algoritmo de calibración se basa en la instanciación de conversores ΔΕ en la interfaz entre etapas pipeline reorganizando los componentes eléctricos de las etapas pipeline. Diferentes configuraciones pueden ser probadas usando señales de entrada auto-generadas, lo que permite al algoritmo inferir los parámetros eléctricos subyacentes. La calibración es realizada por la misma circuitería que opera durante el funcionamiento normal del conversor y no requiere de un circuito o voltaje que actúe como tierra real. Sin embargo depende de los voltajes the threshold de los sub-ADCs de las etapas pipeline, haciéndolo inadecuado para ciruitos donde el error de los sub-ADCs es dominante. El comportamiento de un número de ADCs de 10 bits con una ENOB de 6.3 bits fue simulado y una mejora en resolución entre 2.5 bits para el mejor caso y 1 bit para el peor fue observada.
dc.format.extentxii, 62 páginas
dc.identifier.doi10.7764/tesisUC/ING/28644
dc.identifier.urihttps://doi.org/10.7764/tesisUC/ING/28644
dc.identifier.urihttps://repositorio.uc.cl/handle/11534/28644
dc.language.isoen
dc.nota.accesoContenido completo
dc.rightsacceso abierto
dc.subject.ddc621.3815322
dc.subject.deweyIngenieríaes_ES
dc.subject.otherConvertidores de corriente eléctricaes_ES
dc.subject.otherSistemas eléctricos de potenciaes_ES
dc.subject.otherCircuitos integrados digitaleses_ES
dc.titleA blind calibration scheme for switched-capacitor pipeline analog-to-digital converters.es_ES
dc.typetesis de maestría
sipa.codpersvinculados2698
Files
Original bundle
Now showing 1 - 1 of 1
Loading...
Thumbnail Image
Name:
jabozzo_thesis_final.pdf
Size:
2.3 MB
Format:
Adobe Portable Document Format
Description:
License bundle
Now showing 1 - 1 of 1
Loading...
Thumbnail Image
Name:
license.txt
Size:
1.31 KB
Format:
Item-specific license agreed upon to submission
Description: