Abstract:
La compartición pasiva de referencia (PRS) es una reciente topología para conversores análogo-digital (ADC) de registro de aproximaciones sucesivas (SAR) que emplea capacitores de igual tamaño para el arreglo del conversor digital-análogo (DAC). Esta caracteríistica permite utilizar áreas menores de silicio y operar con una gran eficiencia energética en conversores de resolución media. En este trabajo se presenta un completo estudio del PRS SAR ADC, analizando su espacio de diseño y los límites del desempeño. Basado en este análisis, se propone e implementa un diseño óptimo para un ADC de 8 bits utilizando un proceso tecnológico de 0.13 \03BCm, con una superficie total de 0.024 mm2. Resultados de simulaciones reportan una cifra de mérito (FOM) de 35.4 fJ/conv-step, un número efectivo de bits (ENOB) de 7.32 bits y un consumo total de 11.78 \03BCW empleando una frecuencia de muestro de 2.08 MS/s. Estas cifras hacen que el conversor de datos propuesto sea apto para su uso en aplicaciones de bajo consumo de potencia, tales como redes de sensores inalámbricos y dispositivos biomédicos. Por último, un chip fue enviado a fabricar para medir el desempeño real del conversor propuesto.
