Implementación de procesador banda base MIMO
| dc.contributor.advisor | Guarini Hermann, Marcelo Walter | |
| dc.contributor.author | Venegas Jara, Joaquín Andrés | |
| dc.contributor.other | Pontificia Universidad Católica de Chile. Escuela de Ingeniería | |
| dc.date.accessioned | 2018-06-26T13:55:18Z | |
| dc.date.available | 2018-06-26T13:55:18Z | |
| dc.date.issued | 2015 | |
| dc.description | Tesis (Magíster en Ciencias de la Ingeniería)--Pontificia Universidad Católica de Chile, 2015 | |
| dc.description.abstract | Actualmente no existe un desarrollo adecuado o suficiente de la tecnología en el ámbito de las comunicaciones de ancho de banda angosto y largo alcance. Sin embargo, este segmento de las comunicaciones se muestra especialmente adecuado para las redes inalámbricas de sensores que cubren grandes extensiones geográficas. Varios autores han propuesto utilizar algoritmos que emplean múltiples antenas (conocida como MIMO por sus siglas en inglés) para minimizar la potencia total transmitida. No obstante, el desarrollo de las plataformas experimentales que permiten validar las investigaciones han apuntado en la dirección de esquemas de gran ancho de banda como WiMAX o LTE. Esta tesis propone una metodología para diseñar e implementar un procesador banda base y comprobar su funcionamiento en un dispositivo programable, en este caso una FPGA, para la investigación en redes inalámbricas de sensores MIMO. El procesador fue diseñado bajo las especificaciones del test bed desarrollado en el Laboratorio de Tecnologías Inalámbricas (LATINA) de la Pontificia Universidad Católica de Chile (PUC). El procesador propuesto incluyó las características mínimas de un transceptor comercial, tales como: registros de configuración, interfaz de comunicación y procesamiento de señales en banda-base. Además, utilizando algoritmos desarrollados por investigadores en LATINA que solucionan aspectos de sincronización mediante el uso mútliples antenas, se diseñó una arquitectura de procesamiento que permitirá la posterior comprobación empírica de técnicas MIMO. Finalmente, para validar el procesador se desarrolló en FPGA un emulador de canal discreto como medio para realizar simulaciones de Monte Carlo, y así comparar bajo un medio controlado la tasa de error de bit para distintas razones de señal a ruido entre la implementación y las simulaciones realizadas en MATLAB. | |
| dc.format.extent | xiii, 66 hojas | |
| dc.identifier.doi | 10.7764/tesisUC/ING/21915 | |
| dc.identifier.uri | https://doi.org/10.7764/tesisUC/ING/21915 | |
| dc.identifier.uri | https://repositorio.uc.cl/handle/11534/21915 | |
| dc.language.iso | es | |
| dc.nota.acceso | Contenido completo | |
| dc.rights | acceso abierto | |
| dc.subject.ddc | 620 | |
| dc.subject.dewey | Ingeniería | es_ES |
| dc.subject.other | Sistemas de comunicación inalámbricos | es_ES |
| dc.subject.other | Sistemas MIMO | es_ES |
| dc.title | Implementación de procesador banda base MIMO | es_ES |
| dc.type | tesis de maestría | |
| sipa.codpersvinculados | 99643 |